RT Box 1

全ての研究開発者の机上にReal-Time Simulation環境を

RT Box 1 は規模があまり大きくないパワエレプラント回路のHILや、並列処理を必要としないシングルタスクのRCPへ適用可能です。

プロセッサ

RT Box 1の内部では、FPGAに2つのCPUコアを組み込んだZynq Z-7030 SoC(Xilinx社)が動作しています。1つのCPUでリアルタイムシミュレーションが実行され、もう1つのCPUは通信および補助サービス用として組み込みLinuxを実行しています。 FPGAファブリックは、アナログチャネルのADC/DACを制御し、デジタルチャネルでは、PWM信号の生成および読み込みを実行するために使用されます。

DC/DCコンバータ等の小規模なパワエレ回路の場合、シングルコアのHILSでもタイムステップを1μsまで短縮することが可能ですが、一般的な3相インバータ等の適用事例では、2-10μsのタイムステップが必要になります。マルチコアによる並列処理が可能なリアルタイムプラットフォームをお探しの場合は、RT Box 2 のご利用をお勧めします。

スケーラビリティ

マルチレベルインバータ(MMC)等の大規模パワエレシステムのHILSの場合は、複数の RT Box 1、RT Box 2RT Box 3 の各端末を、高速シリアル通信リンクを介して接続し、分散処理を実行することが可能です。 RT Box 1には、この双方向高速通信用のリンクが4つあり、それぞれが6.25 Gbit/sのデータレートをサポートしています。接続された各RT Boxは、同期/非同期のシミュレーションタイムステップで実行可能です。

技術仕様詳細

プロセッサ Xilinx Zynq Z-7030
  CCPUコア 2 x ARM Cortex-A9, 1 GHz
アナログ入力 チャンネル数 16
  分解能 16 ビット(同時サンプリング)
  電圧範囲 -10 ... 10 V
  -5 ...   5 V
  入力方式 差動入力
  サンプルレート 2 Msps
  入力インピーダンス 1 MΩ, 24 pF
  接続端子 37ピン D-subコネクタ(オス)
アナログ出力 チャンネル数 16
  分解能 16 ビット(同時サンプリング)
  電圧範囲 -10 ... 10 V
    0 ... 10 V
  -5 ...   5 V
    0 ...   5 V
  サンプルレート 2 Msps
  出力インピーダンス 0 Ω
  出力電流 10 mA
  接続端子 37ピン D-subコネクタ(メス)
デジタル入力 チャンネル数 32
  ロジックレベル 3.3 V (5 V tolerant)
  接続端子 37ピン D-subコネクタ(オス)
デジタル出力 チャンネル数 32
  ロジックレベル 3.3 V
5 V
  接続端子 37ピン D-subコネクタ(メス)
I/O保護 短絡 Permanent
  過電圧 -24 ... 24 V
接続方法 Gigabit Ethernet 1
  SFP+ interconnects
6.25 Gbps per lane
4
  CAN bus 2
  USB A 2.0 1
  Firmware SD card
電源(内蔵) 100 ... 240 Vac
50 ... 60 Hz
50 VA
サイズ(mm) Depth x Width 310 x 250
  Height 100

全てのRT Boxで、技術仕様の違いを確認するには 仕様比較表 を参照して下さい。